• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種設備，包括具有屏蔽矽穿孔的射頻晶粒，以及屏蔽此RF晶粒中的區段，而免於無線電及電磁干擾之晶粒背側晶格蓋。
    公开号:TW201314859A
    申请号:TW101112993
    申请日:2012-04-12
    公开日:2013-04-01
    发明作者:Telesphor Kamgaing；Valluri R Rao
    申请人:Intel Corp；
    IPC主号:H01L23-00
    专利说明:
    用於堆疊式晶粒封裝之射頻及電磁干擾矽穿孔及其製作方法
    所揭示的實施例係有關於經封裝的射頻積體電路及其構成方法。
    揭示有程序，其中，矽穿孔射頻積體電路(TSV RFIC)晶粒係組構有晶粒中之構成保護靈敏電路的屏蔽區段之屏蔽TSV。
    現在將參考圖式，其中，相似的結構可具有相似的字尾參考稱號。為了更清楚地顯示各種實施例的結構，在此所包括的圖式為積體電路結構的概略表示。因此，例如在顯微照片中之製造出的積體電路結構之實際外觀會出現不同，而仍併入所繪示的實施例之所主張的結構。此外，這些圖式會僅顯示對於瞭解所繪示的實施例有用之結構。不會已包括此項技術中所已知的額外結構，以保持這些圖式的清楚。
    圖1a為依據範例實施例之包括矽穿孔屏蔽區段的微電子設備100之剖面正視圖。射頻(RF)晶粒110包括主動表面112和背側表面114，背側表面114係與主動表面112共平面。RF晶粒110也可被稱為RFIC晶粒110，然而RF晶粒110可具有多個不同的RFIC，及包含在RF晶粒110內的其他積體電路。RF晶粒110係由可為經摻雜的矽材料之塊體半導體材料116所製成。在實施例中，塊體半導體材料116係由經摻雜的砷化鎵材料所製成。在實施例中，塊體半導體材料116被組構做為PMOS裝置。在實施例中，塊體半導體材料116被組構做為NMOS裝置。對於塊體半導體材料116而言，可選擇其他的材料及組態。
    在塊體半導體材料116的主動表面112處，包括有電路層118，且該電路層118已被前段處理，以達成包括電路層118中的主動及被動裝置之積體電路。電路層118被配置成與RF晶粒110的主動表面112相鄰，且包括RF晶粒110的主動表面112。後段處理的金屬化件120(後段金屬化件120)被配置成與主動表面112相鄰，且在主動表面112之上。後段金屬化件120可依據多個揭示的實施例之有用的應用而具有多層的金屬化件(諸如，自金屬-1(M1)往上至M2至M12或更高的任一個)。在實施例中，背側表面114完全覆蓋背側金屬膜122。
    RF晶粒110的第一區段124被分割。在實施例中，第一區段124包括電路層118中的電路，諸如全球定位系統(GPS)電路。無論如何，配置於第一區段124中的電路可被稱為RFIC GPS區段124。第一區段124會受到鄰近的無線電及電磁干擾(RMI)(諸如，切換雜訊及其他雜訊)之影響，此鄰近的RMI會在RF晶粒110的他處產生，或來自鄰近的裝置。因此，第一區段124係組構有至少一個包括圍體及蓋的無線電及電磁干擾屏蔽結構。
    在實施例中，複數個屏蔽矽穿孔(屏蔽TSV)126構成圍繞在第一區段124中的GPS電路之周界的3D(三維)無線電及電磁干擾第一屏蔽物。3D結構126被視為同時佔用X及Z方向，但是當被繪示成包括如圖2中所顯示的X-Y圖時，3D結構126也構成封閉的周界。屏蔽TSV 126構成此圍體。在實施例中，第一區段124的背側也被背側屏蔽物128屏蔽。此背側屏蔽物可以被圖案化，以便提供第一區段124之有用的無線電及電磁雜訊屏蔽。在實施例中，背側屏蔽物128正與由屏蔽TSV 126所構成的周界相匹配。此匹配的結果意謂屏蔽TSV 126的X-Y周界在軌跡上實質上等於此背側屏蔽物的X-Y軌跡。背側屏蔽物128為構成此蓋的晶格結構。為了例示的目地，蓋128係自圍體126而上升，但是如由虛線方向箭頭所表示的對齊。背側屏蔽物128另被繪示於圖2中。雖然背側屏蔽物128僅被顯示成覆蓋屏蔽TSV 126的周界，但是其可使晶粒背側114上的RF晶粒110之長度及寬度延伸。
    電氣通訊(無論是訊號、電源、或接地)可經由配置於第一區段124中的至少一個第一TSV 130來予以實施。與用作為屏蔽TSV的TSV相較，用作為訊號、電源、或接地連接的TSV在此可被稱為「訊號TSV」。可瞭解的是，可被設置在第一區段124中的多個第一TSV 130被組構用於訊號及電源/接地功能的其中一種功能，且其因此不是屏蔽TSV 126的圍體構成之部分。第一TSV 130在X-Y方位上被調整成一致，以通過背側屏蔽物128的晶格中之間距(Z方向)。在圖1a中，背側屏蔽物128係與第一TSV130偏移，使得第一TSV 130可通過此背側屏蔽物晶格中的空隙。
    現在可瞭解的是，屏蔽區段可包括單一電路，或為諸如GPS電路的整個裝置之子集的一些電路。在實施例中，用以構成諸如微電子設備100的微電子設備之設計規則可有利於構成圍繞在給定裝置(諸如，第一區段124中的GPS)之全體電路的子集附近之屏蔽區段。因此，可有保護第一區段124中的GPS之全部電路的子集之第一屏蔽區段。在實施例中，有保護第一區段中的GPS之全體電路的全部或子集之第一屏蔽區段，及保護第二區段134中的第N代(G)裝置之全體電路的子集之第二屏蔽區段。同樣地，可有後續區段138中的後續屏蔽區段，其中，電路的全部或子集被此後續屏蔽區段保護。
    在實施例中，第一區段124中的電氣屏蔽被延伸至具有屏蔽金屬化件穿孔(TMV)(其中的兩個係以參考標號132來予以表示)的後段金屬化件120中。如同繪示者，構成TSV圍體的圍體具有與藉由這些屏蔽TMV所構成的圍體相同之周界。可看出圍體126的延伸部分係由TMV 132所構成，使得此圍體(在Z方向上)正好比塊體半導體材料116的深度(Z方向)更深。可瞭解的是，雖然屏蔽TSV 126構成垂直(Z方向)方位的結構，但是TMV 132可包括X-Y方位上的跡線，以及Z方向上的互連孔之組合。
    在實施例中，屏蔽TMV 132藉由自約1.01至約1.50的因素而使Z方向上的圍體126之深度延伸。在金屬化件120具有諸如M1至第Mn(其中，n為自2至12或更大)的多層之實施例中，屏蔽TMV 132延伸至小於n的層。這使金屬化件接線能夠離開圍體126的軌跡，且橫向(X及Y方向)移動至耦接至RF晶粒110上的其他區段之其他的後段金屬化件。對於範例實施例而言，屏蔽TMV 132僅延伸至M12後段金屬化件120中的M4。
    在實施例中，第二區段134被分割於RF晶粒110中，且第二區段134也具有RF能力。在實施例中，第一區段124含有GPS能力的電路，而第二區段130包括不同的RF能力。例如，第二區段130可具有諸如2G、3G、4G、或較新的非等效「第N代(G)」發展之智慧型電話RF能力，其中，第一區段124含有GPS能力。在實施例中，第一區段124具有GPS電路，而第二區段134具有4G電路。
    電氣通訊(無論是訊號、電源、或接地)可經由配置於第二區段134中的至少一個第二TSV 136來予以實施。可瞭解的是，多個第二TSV 136可被設置在第二區段134中。在實施例中，至少一個TSV 136係形成於絕緣材料137的薄層中。
    在實施例中，後續區段138被分割於RF晶粒110中。後續區段138也具有除了第一區段124中的RF能力之外且與第一區段124中的RF能力不同之RF能力。在第一區段124含有GPS能力的電路之實施例中，後續區段132含有與第一區段124及第二區段134中的RF能力不同之RF能力。在範例實施例中，後續區段132可具有WiFi能力。在第一區段124含有GPS能力的電路，且第二區段134含有2G、3G、4G、或第N代(G)能力的電路之實施例中，後續區段138含有WiFi能力的電路。
    電氣通訊(無論是訊號、電源、或接地)可經由配置於後續區段138中的至少一個後續TSV 140來予以實施。可瞭解的是，多個後續TSV 140可被設置在後續區段138中。在實施例中，至少一個後續TSV 140係形成於絕緣材料141的薄層中。雖然屏蔽TSV 126被繪示成沒有絕緣材料，但是可瞭解的是，所有TSV可以絕緣材料來予以製造，以促進此半導體材料的訊號或電源之低的漏電流。
    圖2為依據範例實施例之圖1a中所繪示的RF晶粒110之部分分解的透視線框剖面正視圖200。背側表面114被繪示成與主動表面112相對，主動表面112被後段金屬化件120所覆蓋。
    RF晶粒110顯示出具有包括圍體126及蓋128的無線電及電磁干擾屏蔽結構之第一區段124。可看出背側屏蔽物128正與由屏蔽TSV 126所構成的周界相匹配。雖然單一第一TSV 130被繪示在此無線電及電磁干擾屏蔽結構內，但是可瞭解的是，多個第一TSV可被設置在此屏蔽結構內，且使第一區段124中的電路層118之電路耦接至背側表面114處的連接線。
    RF晶粒110顯示出與第一區段124相鄰的第二區段134。複數個第二TSV 136被繪示在第二區段134內。雖然四個第二TSV 136被繪示在第二區段134內，但是要瞭解的是，多個第二TSV可被設置在通往背側表面114處的連接線之第一區段134中的電路層118內。
    RF晶粒110顯示出與第二區段134相鄰的後續區段138。複數個後續TSV 140被繪示在後續區段138內。雖然四個後續TSV 140被繪示在後續區段138內，但是要瞭解的是，多個後續TSV可被設置在通往背側表面114處的連接線之後續區段138中的電路層118內。複數個後續TSV 140係沿著X方向而對齊，而複數個第二TSV 136係沿著Y方向而對齊。不同的對齊例示與區段位置無關的TSV可以任一方向而對齊，或其可以X-Y佈局來予以混合。
    其他的區段係以包括第三區段142、第四區段144、及第五區段146的任意形式而被繪示在此RF晶粒內。其他的區段例示晶粒中所製造的微電子設備，諸如矽穿孔射頻積體電路(TSV RFIC)200。
    在範例實施例中，屏蔽TSV圍體(諸如，圖2中所繪示的屏蔽TSV 126)可包含超過一個區域。例如，GPS電路及WiFi電路的至少部分可被此屏蔽TSV圍體所包含。在實施例中，多個區段包括屏蔽GPS區段124、第N代(G)區段134、WiFi區段138、CPU區段142、藍牙®區段144、及其他區段146。其他區段146可包括時脈、SC、VED和VEC、音訊、顯示、GFX、及其他非等效但有用的電路。
    圖3為依據範例實施例之無線電及電磁干擾屏蔽結構300的分解詳細透視剖面圖。屏蔽結構300被嵌入於半導體基板310中，半導體基板310被顯示成佔用後段金屬化件320之上(Z方向)的空間。至少一個訊號或電源TSV 330被配置在所繪示的半導體基板310之區段324內。
    在實施例中，在相鄰的屏蔽TSV 326之間的間距348被計算出，以使RF雜訊的有用屏蔽被產生於半導體基板310內及鄰近裝置中。在實施例中，中心至中心的間距348等於鄰近的無線電或電磁雜訊之波長的十分之一(或λ/10)。在實施例中，中心至中心的間距348係在λ/20至λ/1的範圍中。在實施例中，中心至中心的間距348係在各個屏蔽TSV 326為d的直徑349之範圍中，且兩個相鄰的屏蔽TSV 326被間距348間隔開1.1d至3d。在實施例中，間距348為2d。在屏蔽TSV 326為直徑d的實施例中，任兩個相鄰的屏蔽TSV 326為被2d的間距348所間隔開之中心至中心的間距。在實施例中，各個屏蔽TSV 326具有8 μm的直徑349及間距d，且兩個相鄰的屏蔽TSV 326為被16 μm的間距348所間隔開之間距。
    背側屏蔽物328被繪示成在屏蔽TSV 326之上的分解圖。為了例示的目地，蓋328係自圍體326而上升，但是如由虛線方向箭頭所表示的對齊。背側屏蔽物328構成此晶格蓋，以通往為屏蔽TSV 326的圍體。如同所繪示者，複數條跡線(trace)350被繪示成在X方向上進行的兩個頂蓋(header)352之間之Y方向上進行。構成蓋328的晶格之跡線寬度及跡線間距可與屏蔽TSV的直徑及中心至中心的間距類似。因此，在任兩個相鄰的屏蔽TSV 326具有d的直徑，且中心至中心被2d的距離間隔開之實施例中，任兩條相鄰的跡線350具有等於d的寬度(w)351(X方向)，且中心至中心被2d的距離所間隔開。在實施例中，背側屏蔽物328係藉由光微影技術來予以圖案化及蝕刻。
    背側屏蔽物328及TSV 326共同構成無線電及電磁干擾屏蔽結構。在實施例中，諸如圖1a中所繪示的屏蔽TMV 132之屏蔽TMV被加入，以維持有用的較大無線電及電磁干擾屏蔽結構。
    現在可瞭解的是，無論TSV是否用作為屏蔽TSV，或TSV是否用作為電源、接地、或訊號TSV，對於給定的RFIC晶粒實施例而言，TSV的數量可為約30,000。因此，第一區段324的面積是已知的、正被屏蔽的特定波長λ是已知的、以及屏蔽TSV之給定的中心至中心間距係根據有用的關聯(諸如，λ/10)，對於單列屏蔽TSV組態而言，第一區段324中所找到的屏蔽TSV之數量將是已知的。因此，TSV屏蔽的區段也可藉由屏蔽TSV之適當的數量來予以界定。
    圖4為依據範例實施例之無線電及電磁干擾屏蔽結構400的部分之上視圖。屏蔽結構400被嵌入於半導體基板410中，半導體基板410被顯示成佔用第一區段424內的空間。至少一個訊號或電源或接地TSV 430被配置在半導體基板410的第一區段424內。
    第一複數個屏蔽TSV 426構成圍繞在第一區段424中的GPS電路之周界的3D無線電及電磁干擾第一屏蔽物。在實施例中，後續複數個屏蔽TSV 427構成與第一屏蔽物同中心的3D無線電及電磁干擾後續屏蔽物。可瞭解的是，除了分別是第一複數個屏蔽TSV 426及後續複數個屏蔽TSV 427之外，可提供第二複數個屏蔽TSV。複數個屏蔽TSV的數量可為自2(如同圖4中所繪示者)至100的範圍。
    在實施例中，在相鄰的第一屏蔽TSV 426之間的間距被計算出，以使RF雜訊的有用屏蔽被產生於半導體基板410內及鄰近裝置中。同樣地，在相鄰的後續屏蔽TSV 427之間的間距被計算出，以使RF雜訊的有用屏蔽被產生於半導體基板410內及鄰近裝置中。現在可瞭解的是，可使用至少兩個同中心的3D屏蔽物(及蓋)之組合，以達成有用的無線電及屏蔽區段。具有給定的組合，可使用中心至中心間距、屏蔽TSV直徑、及兩個同中心圍體之間的X-Y交錯排列之任一個或全部，以達成有用的複合式無線電及電磁干擾屏蔽物。
    現在可瞭解的是，無論TSV是否用作為屏蔽TSV，或TSV是否用作為電源、接地、或訊號TSV，對於給定的RFIC晶粒實施例而言，TSV的數量可為約30,000。因此，第一區段424的面積是已知的、正被屏蔽的特定波長λ是已知的、以及屏蔽TSV之給定的中心至中心間距係根據有用的關聯(諸如，λ/10)，對於多個複數個屏蔽TSV的組態而言，第一區段424中所找到的屏蔽TSV之數量將是已知的。此中心至中心間距可為較大，然而，其中，多列被組構，諸如第一複數個屏蔽TSV 426及後續的複數個屏蔽TSV 427。例如，在後續複數個屏蔽TSV 427被交錯，以填滿第一複數個屏蔽TSV 426間之間隙，因為任一個第一TSV 426與相鄰的後續TSV 427之中心至中心間距仍然可為諸如λ/10的距離，給定的列中之中心至中心間距可較大。
    圖1b為依據範例實施例之包括在進一步處理之後之圖1a中所繪示的晶片設備100之晶片封裝組件101的剖面正視圖。晶片封裝組件101包括RF晶粒110、諸如數位處理器(DP)晶粒的後續晶粒154、及諸如層1互連的安裝基板172。在實施例中，後續晶粒154為記憶體晶粒154。在實施例中，後續晶粒154為複數個記憶體晶粒154的堆疊。在實施例中，安裝基板172為晶片直接附接(DCA)板172。在實施例中，DP晶粒154可為TSV DP晶粒(見圖1c)。
    RF晶粒110包括依據範例實施例之矽穿孔屏蔽區段124。RF晶粒110被繪示成具有主動表面112，及與主動表面112共平面的背側表面114。電路層118已被前段處理，且與塊體半導體材料116相鄰。電路層118被配置成與RF晶粒110的主動表面112相鄰，且包括RF晶粒110的主動表面112。後段處理的金屬化件120被配置成與主動表面112相鄰，且在主動表面112之上。伴隨RF晶粒110的第一區段124的是，分別繪示第二區段134及後續區段138。電氣通訊(無論是訊號、電源、或接地)可經由配置於第一區段124中的至少一個第一TSV 130來予以實施。在有用的之中，可使用屏蔽TMV 132。
    在實施例中，後續晶粒154經由至少第一TSV 130而被耦接至RF晶粒110，至少第一TSV 130經由包括圍體126實施例及蓋128實施例的無線電及電磁干擾屏蔽結構而通訊。後續晶粒154被繪示為具有主動表面156及背側表面160的覆晶晶粒154。電路層158為在塊體矽162內，且也是主動表面156的部分。主動表面156也與後段金屬化件164相接觸，RF晶粒110經由後段金屬化件164而與後續晶粒154相通訊。
    如同所繪示者，RF晶粒110具有TSV圍體126及蓋128，以構成屏蔽第一區段124。具有後續晶粒154，無線電及電磁干擾產生區段170被接地環166(其為在後段金屬化件164中)屏蔽。此屏蔽係以凸塊環168(其共用和接地環166相同的X-Y周界)而繼續。例如，在後續晶粒154為數位處理器之中，無線電及電磁干擾產生區段170會有諸如時脈訊號的雜訊源。接地環166及凸塊環168可用來抑制區段170的無線電及電磁干擾。因此，在可用來屏蔽第一區段124而免於無線電及電磁干擾之中，及在引起問題的無線電及電磁干擾正被產生於附近裝置154的附近區段170之中，RMI可藉由接地環166及凸塊環168的使用來予以有效地抑制。現在可瞭解的是，至少接地環166的間距可依照有用的公式，諸如引起問題的無線電訊號波長除以有用的數字(諸如，10)。
    在實施例中，RF晶粒110被覆晶安裝在安裝基板172(其為諸如DCA板的第一層互連基板172)上。如同所繪示者，被動裝置174被嵌入於安裝基板172中。在實施例中，安裝基板172為包括嵌入於其中的至少一個被動裝置174之無芯基板172。在RF晶粒110與被動裝置174之間的電氣通訊係經由依據任何揭示的實施例之電氣凸塊，或者依據已知技術來予以實施。如同所繪示者，RF晶粒110藉由利用依據任何揭示的實施例之電氣凸塊，或者依據已知技術而與安裝基板172相嚙合。其他的被動裝置可被嵌入於依據本揭示中的命名發明人於2010年12月20日所提出申請之PCT專利申請案號PCT/US2010/061388中所揭示的任何技術之安裝基板172中，將其揭示之全文以引用方式併入本文。
    圖1c為依據範例實施例之包括具有矽穿孔數位處理器155的變化之圖1a中所繪示的微電子晶片設備之晶片封裝組件102的剖面正視圖。在實施例中，由品目155所標出的空間被記憶體晶粒所佔據。在實施例中，由品目155所標出的空間被複數個記憶體晶粒的堆疊所佔據。在實施例中，由品目155所標出的空間為DP晶粒，以及與此堆疊的至少一個記憶體晶粒。
    晶片封裝組件102包括RF晶粒110、TSV後續DP晶粒155、安裝基板168、及相位陣列天線基板180。在實施例中，安裝基板168為晶片直接附接(DCA)板168。TSV後續晶粒155係經由TSV DP後續晶粒155而被耦接至相位陣列天線(PAA)基板180，且被耦接至RF晶粒110。
    PAA基板180係以平面天線元件181、182、183、及184(其經由陣列遮罩186而被曝露出)的四支出現來予以繪示。在實施例中，具有槽孔(aperture)的金屬化層188被配置於PAA基板180中，作為接地面，以增加天線頻寬。接地面188係經由接地孔192而被耦接至PAA基板180中的假性(dummy)凸塊190。
    RF晶粒110與這些天線元件之間的電氣接觸係經由至少一條跡線194來予以達成。經由PAA基板180的天線元件181、182、183、及184之電氣耦合係藉由感應耦合的槽孔饋入來予以達成。在實施例中，PAA基板180包括第一介電層196及第二介電層198。在實施例中，第一介電層196為玻璃且具有比第二介電層198(其也為玻璃)更低的介電常數。
    RF晶粒110係經由至少一個TSV 157而被耦接至PAA基板180，且被耦接至至少一條跡線194。在實施例中，RF晶粒110的TSV訊號被傳送至這些相位陣列天線元件，但是較低的頻率函數係與PAA基板180分離，且被包含在安裝基板172中。此整合系統降低訊號擁塞，且促進較小的X-Y外觀因素(其被PAA基板180的尺寸所限制)。
    圖5為依據範例實施例之圖1b中所繪示的晶片封裝組件101之分解剖面正視透視圖。關於區段170，僅後續晶粒154的Z方向軌跡被繪示在圖5中。後續晶粒154被繪示在區段170內的線框(wireframe)中，而被配置在後續晶粒154與RF晶粒110之間的凸塊環168在遠離後續晶粒154及RF晶粒110的Z方向上被分解開(exploded)。可看出屏蔽結構係形成有接地環166及凸塊環168，以限制區段170內的無線電及電磁干擾。
    圖6為依據範例實施例之程序及方法流程圖600。
    在610，程序實施例包括形成無線電及電磁干擾屏蔽TSV圍體於RF晶粒中。在非限制的範例實施例中，RMI TSV圍體126係形成於圖1a中所繪示的RF晶粒110中。供RMI TSV圍體126之用的TSV之形成可藉由已知技術來予以達成。在非限制的範例實施例中，後段金屬化件120含有屏蔽金屬化件穿孔132。
    在612，此圍體包圍GPS電路。在非限制的範例實施例中，圖1b中所繪示的第一區段124被包圍於RMI TSV圍體126中。
    在620，此程序包括形成RMI屏蔽蓋於此晶粒背側處的圍體上。在非限制的範例實施例中，蓋128係形成有如圖2中所繪示的可用跡線寬度及間距。在範例實施例中，此程序在610開始，而在620結束。
    在630，方法實施例包括藉由訊號及電源/接地TSV(其為在此RFIC晶粒中)的使用而將此RFIC晶粒組裝至數位處理器。在非限制的範例實施例中，如圖1b中所繪示，後續晶粒154(其為DP晶粒154)被覆晶組裝至RF晶粒110。在實施例中，此方法在610開始，而在630結束。
    在632，此方法包括將相位陣列天線基板組裝至此RF晶粒。在非限制的範例實施例中，如同圖1c中所繪示者，PAA基板180被組裝至RF晶粒110。要瞭解的是，PAA基板的任何實施例，及相關申請案所揭示且甚至在本專利揭示的日期所提出申請之許多PAA基板實施例可被組裝至TSV RF晶粒。
    在640，方法實施例包括將此RFIC晶粒組裝至安裝基板。在非限制的範例實施例中，RF晶粒110被組裝至如圖1b中所見的板172。在非限制的範例實施例中，伴隨著方法640的是，RF晶粒110實施例被直接組裝至如所見到之具有處理器610及620的板。伴隨著方法640的是，其他的組裝可與處理器610及620同時或在處理器610及620之後達成，諸如第二實體將後續晶粒組裝至此RF晶粒。
    在642，方法實施例包括具有至少一個被動裝置被嵌入於其中的安裝基板。在非限制的範例實施例中，支援RF晶粒110的電感器174被嵌入於安裝基板172中，且藉由板172與RF晶粒110之間的覆晶連接線而被耦接。
    在650，方法實施例包括將此RF晶粒組裝至電腦系統。在非限制的範例實施例中，圖7中所繪示的電腦系統700包括已被組裝至構成電腦系統700的RF晶粒實施例。
    圖7為依據實施例之電腦系統的概圖。
    如繪示的電腦系統700(也稱為電子系統700)可體現為設備，此設備包括依據如同此揭示所提及之許多揭示的實施例及其等效者的任一個之具有無線電及電磁干擾屏蔽結構的RF晶粒。包括RMI屏蔽結構實施例的設備被組裝至電腦系統。電腦系統700可為諸如小筆電(netbook)電腦的行動裝置。電腦系統700可為諸如無線智慧型電話的行動裝置。電腦系統700可為桌上型電腦。電腦系統700可為手持式閱讀器。電腦系統700可被整合至汽車。電腦系統700可被整合至電視。
    在實施例中，電子系統700為包括用以使電子系統700的各種組件電氣耦接之系統匯流排720的電腦系統。系統匯流排720為單一匯流排，或依據各種實施例之匯流排的任何組合。電子系統700包括提供電源至積體電路710的電壓源730。在某些實施例中，電壓源730經由系統匯流排720而將電流供應至積體電路710。
    積體電路710係電氣耦接至系統匯流排720，且包括任何電路，或依據實施例之電路的組合。在實施例中，積體電路710包括處理器712，其可為包括RMI屏蔽結構實施例之任何型式的設備。如同在此所使用的，處理器712可意謂任何型式的電路，諸如，但不受限於微處理器、微控制器、圖形處理器、數位訊號處理器、或另一種處理器。在實施例中，處理器712為在此所揭示的RMI屏蔽結構實施例。在實施例中，SRAM實施例中係於此處理器的記憶體快取中被找出。可被包括在積體電路710中之其他型式的電路為客製化電路或特定應用積體電路(ASIC)，諸如使用於無線裝置(諸如，行動電話、智慧型電話、呼叫器、可攜式電腦、對講機、及類似的電子系統)中的通訊電路714。在實施例中，處理器710包括晶粒上記憶體716，諸如靜態隨機存取記憶體(SRAM)。在實施例中，處理器710包括嵌入式晶粒上記憶體716，諸如嵌入式動態隨機存取記憶體(eDRAM)。
    在實施例中，積體電路710係補充有後續積體電路711(諸如，可包括圖形處理器(諸如，由加州的Santa Clara之英特爾公司所製造的Sandy橋接器(bridge)TM型式處理器)的DP)。在實施例中，雙積體電路711包括諸如eDRAM的嵌入式晶粒上記憶體717。雙積體電路711包括雙處理器713和雙通訊電路715，以及諸如SRAM的雙晶粒上記憶體717。
    在實施例中，至少一個被動裝置780被耦接至RF積體電路710，使得積體電路710及至少一個被動裝置780為包括RMI屏蔽結構(包括積體電路710及積體電路711的選用部分)之任何設備實施例的部分。
    在實施例中，電子系統700包括天線元件782，諸如此揭示中所提及的任何PAA實施例。藉由諸如此揭示中所提及的任何PAA實施例之天線元件782的使用，諸如電視的遠端裝置784可藉由設備實施例經由無線鏈結來予以遠端地操作。例如，在經由無線電及電磁干擾屏蔽結構而操作的智慧型電話上之應用諸如藉由藍牙(Bluetooth®)技術之無線鏈結而將指令廣播至達到約30公尺遠的電視，但是，RMI屏蔽結構實施例保護GPS電路。天線元件782也具有供GPS區段之用的天線。天線元件782也可具有供行動電話之用的天線。天線元件782也可具有單極功能。天線元件782也可具有雙極功能。天線元件782也可具有PIFA功能。天線元件782也可具有韋瓦第(Vivaldi)型式功能。天線元件782也可具有螺線管型式功能。可使用其他的天線能，其中，需要其他的有用功能。
    在實施例中，電子系統700還包括外部記憶體740，其依序可包括適用於特定應用的一個或多個記憶體元件，諸如以RAM的形式之主記憶體742、一個或多個硬碟機744、及/或處理可移除式媒體746(諸如，碟片、光碟(CD)、數位可變碟片(DVD)、快閃記憶碟、及此項技術中所已知的其他可移除式媒體)的一個或多個碟機。外部記憶體740也可為包括依據任何揭示的實施例之無線電及電磁干擾屏蔽結構的此種設備之嵌入式記憶體748。
    在實施例中，電子系統700還包括顯示裝置750，及音訊輸出760。在實施例中，電子系統700包括諸如控制器770的輸入裝置，其可為鍵盤、滑鼠、觸控墊、小型鍵盤、軌跡球、遊戲控制器、麥克風、語音辨識裝置、或將資訊輸入至電子系統700中的任何其他輸入裝置。在實施例中，輸入裝置770包括相機。在實施例中，輸入裝置770包括數位錄音機。在實施例中，輸入裝置770包括相機及數位錄音機。
    基座板(foundation substrate)790可為計算系統700的部分。在實施例中，基座板790為支撐包括與後續晶粒相嚙合的RMI屏蔽結構之設備的主機板。可瞭解的是，DCA板可為電腦系統700，以及主機板(此DCA板被組裝至此主機板上)的部分。在實施例中，基座板790為支撐包括與PAA基板相嚙合的RMI屏蔽結構之RF晶粒的設備之板。在實施例中，基座板790併入虛線790內所包含之功能的至少其中一種功能，且為諸如無線通訊器的使用者外殼之基板。
    如同在此所顯示的，積體電路710可被實施於一些不同的實施例、包括依據許多揭示實施例及其等效者的任一者之RMI屏蔽結構的設備、電子系統、電腦系統、製造積體電路的一種或多種方法、及製造和組裝如各種實施例中之在此所提及的許多揭示實施例及其技術認可的等效者之任一者的RMI屏蔽結構的設備之一種或多種方法中。元件、材料、幾何、尺寸、及操作的順序皆可予以變化，以適合包括RMI屏蔽結構實施例及其等效者的特定I/O耦接需求。
    雖然可有關於處理器晶片、RF晶片、RFIC晶片、IPD晶片、或記憶體晶片的晶粒可在相同的句子中被提及，但是不應該被解釋為其為等效的結構。遍及此揭示之參考「一個實施例」或「實施例」意謂結合與此實施例所述之特定的特性、結構、或特徵被包括在本發明的至少一個實施例中。遍及此揭示之各處中的詞句「在一個實施例中」或「在實施例中」之出現不必然皆參考相同實施例。再者，在一個或多個實施例中，可以任何適當的方式結合這些特定的特性、結構、或特徵。
    諸如「較高」和「較低」，及「之上」和「之下」的術語可藉由參考繪示的X-Z座標而瞭解，而諸如「相鄰」的術語可藉由參考X-Y座標或非Z座標而瞭解。
    此摘要係用以符合需要摘要的37 C.F.R.§1.72(b)，此摘要將讓讀者能夠快速地確定此技術揭示的特性及要旨。認為要瞭解的是，其將不被使用來解釋或限制申請專利範圍的範圍或意義。
    在前述的詳細說明中，為了簡化此揭示的目地，各種特性被一起聚集於單一實施例中。此揭示的方法不被解釋為反映本發明，本發明之所主張的實施例需要比各個請求項中明確敘述的特性更多之特性。更確切而言，如下面的申請專利範圍反映，本發明的標的在於比單一揭示的實施例之全部特性更少。因此，下面的申請專利範圍在此被併入至此詳細說明中，其中，各個請求項獨自為個別的較佳實施例。
    對於熟習此項技術者而言，將立即瞭解的是，已被說明及繪示，以便解釋此發明的特性之部件及方法階段的細節、材料、及配置之各種其他的改變可在不脫離如附加的申請專利範圍中所表示之本發明的原理及範圍之下來予以實施。
    100‧‧‧微電子設備
    101‧‧‧晶片封裝組件
    102‧‧‧晶片封裝組件
    110‧‧‧射頻(RF)晶粒
    112‧‧‧主動表面
    114‧‧‧背側表面
    116‧‧‧塊體半導體材料
    118‧‧‧電路層
    120‧‧‧後段金屬化件
    122‧‧‧背側金屬膜
    124‧‧‧第一區段
    126‧‧‧屏蔽矽穿孔
    128‧‧‧背側屏蔽物
    130‧‧‧第一TSV
    132‧‧‧屏蔽金屬化件穿孔(TMV)
    134‧‧‧第二區段
    136‧‧‧第二TSV
    137‧‧‧絕緣材料
    138‧‧‧後續區段
    140‧‧‧後續TSV
    141‧‧‧絕緣材料
    142‧‧‧CPU區段
    144‧‧‧藍牙®區段
    146‧‧‧其他區段
    154‧‧‧後續晶粒
    155‧‧‧矽穿孔數位處理器
    156‧‧‧主動表面
    157‧‧‧TSV
    158‧‧‧電路層
    160‧‧‧背側表面
    162‧‧‧塊體矽
    164‧‧‧後段金屬化件
    166‧‧‧接地環
    168‧‧‧凸塊環
    170‧‧‧無線電及電磁干擾產生區段
    172‧‧‧安裝基板
    174‧‧‧被動裝置
    180‧‧‧相位陣列天線基板
    181‧‧‧平面天線元件
    182‧‧‧平面天線元件
    183‧‧‧平面天線元件
    184‧‧‧平面天線元件
    186‧‧‧陣列遮罩
    188‧‧‧金屬化層
    190‧‧‧假性凸塊
    192‧‧‧接地孔
    194‧‧‧跡線
    196‧‧‧第一介電層
    198‧‧‧第二介電層
    200‧‧‧透視線框剖面正視圖
    300‧‧‧無線電及電磁干擾屏蔽結構
    310‧‧‧半導體基板
    320‧‧‧後段金屬化件
    324‧‧‧區段
    326‧‧‧屏蔽TSV
    328‧‧‧背側屏蔽物
    330‧‧‧訊號或電源TSV
    348‧‧‧間距
    349‧‧‧直徑
    350‧‧‧跡線
    351‧‧‧寬度
    352‧‧‧頂蓋
    400‧‧‧無線電及電磁干擾屏蔽結構
    410‧‧‧半導體基板
    424‧‧‧第一區段
    426‧‧‧第一複數個屏蔽TSV
    427‧‧‧後續複數個屏蔽TSV
    430‧‧‧訊號或電源或接地TSV
    610‧‧‧處理器
    620‧‧‧處理器
    700‧‧‧電腦系統
    710‧‧‧積體電路
    711‧‧‧後續積體電路
    712‧‧‧處理器
    715‧‧‧雙通訊電路
    714‧‧‧通訊電路
    713‧‧‧雙處理器
    716‧‧‧晶粒上記憶體
    717‧‧‧嵌入式晶粒上記憶體
    720‧‧‧系統匯流排
    730‧‧‧電壓源
    740‧‧‧外部記憶體
    742‧‧‧主記憶體
    744‧‧‧硬碟機
    746‧‧‧可移除式媒體
    748‧‧‧嵌入式記憶體
    750‧‧‧顯示裝置
    760‧‧‧音訊輸出
    770‧‧‧控制器
    780‧‧‧被動裝置
    782‧‧‧天線元件
    784‧‧‧遠端裝置
    790‧‧‧基座板
    為了瞭解獲得實施例的方式，以上簡短說明的各種實施例之更特別的說明將藉由參考附圖來予以提供。這些圖式繪示不必然按比例來予以繪製，且在範圍上，不被視為限制之實施例。某些實施例將經由附圖的使用而以額外的具體性及細節來予以說明及解釋，其中：圖1a係依據範例實施例之包括矽穿孔屏蔽區段的微電子設備之剖面正視圖；圖1b係依據範例實施例之包括在進一步處理之後之圖1a中所繪示的微電子設備之晶片封裝組件的剖面正視圖；圖1c係依據範例實施例之包括具有矽穿孔數位處理器且在進一步處理之後之圖1a中所繪示的微電子設備之晶片封裝組件的剖面正視圖；圖2係依據範例實施例之圖1a中所繪示的RF晶粒之部分分解的透視線框剖面正視圖；圖3係依據範例實施例之無線電及電磁干擾屏蔽結構的分解詳細透視剖面圖；圖4係依據範例實施例之無線電及電磁干擾屏蔽結構的部分之上視圖；圖5係依據範例實施例之圖1n中所繪示的晶片封裝組件的部分之分解剖面正視透視圖；圖6係依據範例實施例之程序及方法流程圖；以及圖7係依據實施例之電腦系統的概圖。
    100‧‧‧微電子設備
    110‧‧‧射頻(RF)晶粒
    112‧‧‧主動表面
    114‧‧‧背側表面
    116‧‧‧塊體半導體材料
    118‧‧‧電路層
    120‧‧‧後段金屬化件
    122‧‧‧背側金屬膜
    124‧‧‧第一區段
    126‧‧‧屏蔽矽穿孔
    128‧‧‧背側屏蔽物
    130‧‧‧第一TSV
    132‧‧‧屏蔽金屬化件穿孔(TMV)
    134‧‧‧第二區段
    136‧‧‧第二TSV
    138‧‧‧後續區段
    140‧‧‧後續TSV
    权利要求:
    Claims (19)
    [1] 一種設備，包含：射頻(RF)第一晶粒，包括多個矽穿孔(TSV)；主動表面和背側表面；該RF第一晶粒中的複數個區段；發送訊號、電源、及接地的其中一個之至少一個TSV(訊號TSV)；以及在該複數個區段之中的至少一個TSV屏蔽區段，其中，該TSV屏蔽區段包括：構成圍繞在該TSV屏蔽區段之至少一部分的周界之間隔開之屏蔽TSV的屏蔽TSV圍體；及晶格蓋，被配置在該晶粒背側上，且與該周界相匹配。
    [2] 如申請專利範圍第1項之設備，其中，該至少一個TSV屏蔽區段另包括：第一複數個屏蔽TSV；以及後續複數個屏蔽TSV，該後續複數個屏蔽TSV係與該第一複數個屏蔽TSV同中心。
    [3] 如申請專利範圍第1項之設備，其中，該RF晶粒主動表面被耦接至後段金屬化件，且其中，該後段金屬化件包括與該屏蔽TSV周界相匹配的金屬化件穿孔(TMV)圍體。
    [4] 如申請專利範圍第1項之設備，其中，該圍體及該蓋各自具有阻擋無線電或電磁干擾之間距及寬度。
    [5] 如申請專利範圍第1項之設備，另包括經由該至少一個訊號TSV而被耦接至該RF第一晶粒的數位處理器(DP)後續晶粒，該DP後續晶粒被配置於該RF第一晶粒中。
    [6] 申請專利範圍第1項之設備，另包括：數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒，該DP後續晶粒被配置於該RF第一晶粒中；其中，該DP後續晶粒包括接地環，該接地環被配置在該DP後續晶粒的後段金屬化件中，且構成圍繞在該DP後續晶粒中的區段之周界；以及凸塊環，被配置在該DP晶粒與該RF晶粒背側之間，其中，該凸塊環共用和該接地環相同的周界。
    [7] 如申請專利範圍第1項之設備，另包括安裝基板，該安裝基板係與該RF晶粒嚙合於其主動表面處。
    [8] 如申請專利範圍第1項之設備，另包括經由至少一個訊號TSV而被耦接至該RF晶粒的相位陣列天線。
    [9] 如申請專利範圍第1項之設備，另包括：數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒，該DP後續晶粒被配置於該RF第一晶粒中；以及安裝基板，該安裝基板係與該RF晶粒嚙合於其主動表面處。
    [10] 如申請專利範圍第1項之設備，另包括：數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒，該DP後續晶粒被配置於該RF第一晶粒中；安裝基板，該安裝基板係與該RF晶粒嚙合於其主動表面處；以及相位陣列天線，係經由該至少一個訊號TSV而被耦接至該RF晶粒。
    [11] 如申請專利範圍第1項之設備，另包括：其中，該RF晶粒主動表面被耦接至後段金屬化件，且其中，該後段金屬化件包括與該屏蔽TSV周界相匹配的金屬化件穿孔(TMV)圍體；數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒，該DP後續晶粒被配置於該RF第一晶粒中，其中，該DP後續晶粒包括接地環，該接地環被配置在該DP後續晶粒的後段金屬化件中，且構成圍繞在該DP後續晶粒中的區段之周界；凸塊環，被配置在該DP晶粒與該RF晶粒背側之間，其中，該凸塊環共用和該接地環相同的周界；以及安裝基板，該安裝基板係與該RF晶粒嚙合於其主動表面處。
    [12] 如申請專利範圍第1項之設備，其中，該至少一個屏蔽區段包含該第一晶粒的第一區段中之全球定位系統(GPS)電路，該設備另包括：該第一晶粒的第二區段中之2G、3G或4G電路的其中一個電路；該第一晶粒的後續區段中之WiFi電路；被配置在該第一區段中的至少一個第一TSV；被配置在該第二區段中的至少一個第二訊號TSV；被配置在該後續區段中的至少一個後續訊號TSV；以及數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒。
    [13] 如申請專利範圍第1項之設備，其中，該至少一個屏蔽區段包含該第一晶粒的第一區段中之全球定位系統(GPS)電路，該設備另包括：該第一晶粒的第二區段中之2G、3G或4G電路的其中一個電路；該第一晶粒的後續區段中之WiFi電路；被配置在該第一區段中的至少一個第一TSV；被配置在該第二區段中的至少一個第二訊號TSV；被配置在該後續區段中的至少一個後續訊號TSV；數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒；以及安裝基板，該安裝基板係與該RF晶粒嚙合於其主動表面處。
    [14] 如申請專利範圍第1項之設備，其中，該至少一個屏蔽區段包含該第一晶粒的第一區段中之全球定位系統(GPS)電路，該設備另包括：該第一晶粒的第二區段中之2G、3G或4G電路的其中一個電路；該第一晶粒的後續區段中之WiFi電路；被配置在該第一區段中的至少一個第一TSV；被配置在該第二區段中的至少一個第二訊號TSV；被配置在該後續區段中的至少一個後續訊號TSV；數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒；安裝基板，該安裝基板係與該RF晶粒嚙合於其主動表面處；以及相位陣列天線，係經由該至少一個訊號TSV而被耦接至該RF晶粒。
    [15] 如申請專利範圍第1項之設備，其中，該等間隔開之屏蔽TSV的各個TSV係形成於絕緣材料層中。
    [16] 一種射頻設備之操作方法，包含：處理在射頻(RF)第一晶粒處的收發器訊號，其中，該RF第一晶粒包括矽穿孔(TSV)屏蔽區段，該TSV屏蔽區段包括：構成圍繞該RF晶粒中之區段的周界之間隔開之屏蔽TSV的屏蔽TSV圍體；晶格蓋，被配置在該晶粒背側上，且與該周界相匹配；以及阻擋無線電或電磁干擾(RMI)訊號，該RMI訊號係產生於TSV屏蔽區段附近，其中，該RMI訊號具有波長λ，且該等屏蔽TSV具有在λ/20至λ/1的範圍中之中心至中心的間距。
    [17] 如申請專利範圍第16項之方法，其中，該至少一個屏蔽區段包含該第一晶粒的第一區段中之全球定位系統(GPS)電路，該設備另包括：該第一晶粒的第二區段中之2G、3G或4G電路的其中一個電路；該第一晶粒的後續區段中之WiFi電路；被配置在該第一區段中的至少一個第一TSV；被配置在該第二區段中的至少一個第二訊號TSV；被配置在該後續區段中的至少一個後續訊號TSV；數位處理器(DP)後續晶粒，係經由該至少一個訊號TSV而被耦接至該RF第一晶粒；安裝基板，該安裝基板係與該RF晶粒嚙合於其主動表面處；以及其中，處理收發器訊號包括與該WiFi電路，以及該2G、3G或4G電路的其中一個電路同時操作該DP後續晶粒及該GPS電路。
    [18] 一種電腦系統，包含：射頻(RF)第一晶粒，包括多個矽穿孔(TSV)；主動表面和背側表面；該RF第一晶粒中的複數個區段；發送訊號、電源、及接地的其中一個之至少一個TSV(訊號TSV)；以及在該複數個區段之中的至少一個TSV屏蔽區段，其中，該TSV屏蔽區段包括：構成圍繞在該TSV屏蔽區段之至少部分的周界之間隔開之屏蔽TSV的屏蔽TSV圍體；晶格蓋，被配置在該晶粒背側上，且與該周界相匹配；及基座板，該基座板支撐第一層互連基板。
    [19] 如申請專利範圍第18項之電腦系統，其中，該基座板為行動裝置、汽車、及電視的其中一個部分。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI502719B|2015-10-01|射頻|設備
    TWI619221B|2018-03-21|含有具有垂直集成之相位陣列天線與低頻和功率遞送基體的通矽孔晶粒之晶片封裝體
    JP5740048B2|2015-06-24|高性能ガラスベースの６０ＧＨｚ／ＭＭ波フェーズドアレイアンテナおよびその製造方法
    US9419339B2|2016-08-16|Package structures including discrete antennas assembled on a device
    CN102812550B|2015-08-12|采用嵌入管芯无芯衬底的系统级封装及其形成过程
    US10446530B2|2019-10-15|Offset interposers for large-bottom packages and large-die package-on-package structures
    JP5703245B2|2015-04-15|無線装置、それを備えた情報処理装置および記憶装置
    WO2014159980A2|2014-10-02|Methods of forming under device interconnect structures
    TW202038421A|2020-10-16|包含用於屏蔽之至少一圖案化接地平面之基板
    US20210280538A1|2021-09-09|Fabricated two-sided millimeter wave antenna using through-silicon-vias
    同族专利:
    公开号 | 公开日
    TWI502719B|2015-10-01|
    EP2705532B1|2019-11-13|
    CN103534803B|2017-01-18|
    EP2705532A4|2015-03-11|
    WO2012151120A3|2013-03-28|
    JP5944490B2|2016-07-05|
    US20120280366A1|2012-11-08|
    SG194739A1|2013-12-30|
    US8759950B2|2014-06-24|
    CN103534803A|2014-01-22|
    JP2014513492A|2014-05-29|
    KR101613173B1|2016-04-18|
    EP2705532A2|2014-03-12|
    KR20140014260A|2014-02-05|
    WO2012151120A2|2012-11-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US10128177B2|2014-05-06|2018-11-13|Intel Corporation|Multi-layer package with integrated antenna|JPH03165058A|1989-11-24|1991-07-17|Mitsubishi Electric Corp|Semiconductor device|
    WO1997035344A1|1996-03-22|1997-09-25|Telefonaktiebolaget Lm Ericsson|Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device|
    JP3039463B2|1997-07-29|2000-05-08|日本電気株式会社|半導体装置及びその製造方法|
    US20020113309A1|2001-01-04|2002-08-22|Siamak Fazelpour|Shielding of RF devices|
    US6635970B2|2002-02-06|2003-10-21|International Business Machines Corporation|Power distribution design method for stacked flip-chip packages|
    US6982480B2|2003-07-31|2006-01-03|The Boeing Company|Near hermetic packaging of gallium arsenide semiconductor devices and manufacturing method therefor|
    US7260369B2|2005-08-03|2007-08-21|Kamilo Feher|Location finder, tracker, communication and remote control system|
    US20080001262A1|2006-06-29|2008-01-03|Telesphor Kamgaing|Silicon level solution for mitigation of substrate noise|
    US8669658B2|2007-07-24|2014-03-11|Taiwan Semiconductor Manufacturing Company, Ltd.|Crosstalk-free WLCSP structure for high frequency application|
    US8053873B2|2008-06-06|2011-11-08|Texas Instruments Incorporated|IC having voltage regulated integrated Faraday shield|
    US7948064B2|2008-09-30|2011-05-24|Infineon Technologies Ag|System on a chip with on-chip RF shield|
    US8889548B2|2008-09-30|2014-11-18|Infineon Technologies Ag|On-chip RF shields with backside redistribution lines|
    US8169059B2|2008-09-30|2012-05-01|Infineon Technologies Ag|On-chip RF shields with through substrate conductors|
    US7936052B2|2008-09-30|2011-05-03|Infineon Technologies Ag|On-chip RF shields with backside redistribution lines|US8901688B2|2011-05-05|2014-12-02|Intel Corporation|High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same|
    US8659126B2|2011-12-07|2014-02-25|Taiwan Semiconductor Manufacturing Company, Ltd.|Integrated circuit ground shielding structure|
    US8610247B2|2011-12-30|2013-12-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Structure and method for a transformer with magnetic features|
    US9711465B2|2012-05-29|2017-07-18|Taiwan Semiconductor Manufacturing Co., Ltd.|Antenna cavity structure for integrated patch antenna in integrated fan-out packaging|
    US9105634B2|2012-06-29|2015-08-11|Taiwan Semiconductor Manufacturing Company, Ltd.|Voids in interconnect structures and methods for forming the same|
    US9166284B2|2012-12-20|2015-10-20|Intel Corporation|Package structures including discrete antennas assembled on a device|
    US9837701B2|2013-03-04|2017-12-05|Advanced Semiconductor Engineering, Inc.|Semiconductor package including antenna substrate and manufacturing method thereof|
    US9899133B2|2013-08-01|2018-02-20|Qorvo Us, Inc.|Advanced 3D inductor structures with confined magnetic field|
    US9966905B2|2013-03-15|2018-05-08|Qorvo Us, Inc.|Weakly coupled based harmonic rejection filter for feedback linearization power amplifier|
    US9711462B2|2013-05-08|2017-07-18|Infineon Technologies Ag|Package arrangement including external block comprising semiconductor material and electrically conductive plastic material|
    US9705478B2|2013-08-01|2017-07-11|Qorvo Us, Inc.|Weakly coupled tunable RF receiver architecture|
    US9252077B2|2013-09-25|2016-02-02|Intel Corporation|Package vias for radio frequency antenna connections|
    EP3050098B1|2013-09-27|2021-05-19|Intel Corporation|Die package with superposer substrate for passive components|
    US9368455B2|2014-03-28|2016-06-14|Intel Corporation|Electromagnetic interference shield for semiconductor chip packages|
    WO2016022125A1|2014-08-07|2016-02-11|Intel Corporation|Method and apparatus for forming backside die planar devices and saw filter|
    US9570399B2|2014-12-23|2017-02-14|Mediatek Inc.|Semiconductor package assembly with through silicon via interconnect|
    US10594355B2|2015-06-30|2020-03-17|Skyworks Solutions, Inc.|Devices and methods related to radio-frequency filters on silicon-on-insulator substrate|
    US10636753B2|2015-07-29|2020-04-28|STATS ChipPAC Pte. Ltd.|Antenna in embedded wafer-level ball-grid array package|
    TWI741228B|2017-11-22|2021-10-01|新加坡商星科金朋有限公司|半導體裝置及製造其之方法|
    US10796835B2|2015-08-24|2020-10-06|Qorvo Us, Inc.|Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff|
    CN105183084A|2015-09-11|2015-12-23|安徽协创物联网技术有限公司|一种电脑主板的布局及制作方法|
    US10784206B2|2015-09-21|2020-09-22|Mediatek Inc.|Semiconductor package|
    US20170092594A1|2015-09-25|2017-03-30|Qualcomm Incorporated|Low profile package with passive device|
    US9589909B1|2015-10-23|2017-03-07|Nxp Usa, Inc.|Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers|
    KR20170074294A|2015-12-21|2017-06-30|삼성전자주식회사|반도체 패키지|
    US9721903B2|2015-12-21|2017-08-01|Apple Inc.|Vertical interconnects for self shielded system in packagemodules|
    CN108292650A|2015-12-22|2018-07-17|英特尔公司|具有集成在封装构造上的化合物半导体器件的微电子器件与高频通信模块|
    WO2017111865A1|2015-12-22|2017-06-29|Intel Corporation|Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package|
    US20170303386A1|2016-04-14|2017-10-19|L-3 Communications Corporation|Printed Circuit Board Integrated Radio Frequency Absorber|
    TWI620278B|2016-07-13|2018-04-01|矽品精密工業股份有限公司|電子封裝件及其製法|
    US10319694B2|2016-08-10|2019-06-11|Qualcomm Incorporated|Semiconductor assembly and method of making same|
    US9942761B1|2016-10-10|2018-04-10|International Business Machines Corporation|User access verification|
    US10163824B2|2016-12-02|2018-12-25|Taiwan Semiconductor Manufacturing Co., Ltd.|Integrated fan-out package and method of fabricating the same|
    US11139238B2|2016-12-07|2021-10-05|Qorvo Us, Inc.|High Q factor inductor structure|
    KR102019354B1|2017-11-03|2019-09-09|삼성전자주식회사|안테나 모듈|
    CN107910320A|2017-12-07|2018-04-13|中芯长电半导体（江阴）有限公司|具有天线组件的半导体结构及其制备方法|
    US10636776B2|2018-02-28|2020-04-28|Globalfoundries Inc.|Methods of manufacturing RF filters|
    US10971461B2|2018-08-16|2021-04-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor device and method of manufacture|
    JP6949239B2|2018-09-12|2021-10-13|三菱電機株式会社|空中線|
    CN110010543B|2018-10-10|2021-04-09|浙江集迈科微电子有限公司|一种射频芯片扇出型系统级封装工艺|
    CN111244067A|2018-11-28|2020-06-05|蔡宗哲|半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法|
    US10896880B2|2018-11-28|2021-01-19|Shiann-Tsong Tsai|Semiconductor package with in-package compartmental shielding and fabrication method thereof|
    US11239179B2|2018-11-28|2022-02-01|Shiann-Tsong Tsai|Semiconductor package and fabrication method thereof|
    US11211340B2|2018-11-28|2021-12-28|Shiann-Tsong Tsai|Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding|
    US10923435B2|2018-11-28|2021-02-16|Shiann-Tsong Tsai|Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance|
    US10931010B1|2019-07-31|2021-02-23|KaiKuTek Inc.|Anti-EMI antenna|
    CN110649001B|2019-09-29|2021-11-09|上海先方半导体有限公司|一种集成天线结构的2.5d多芯片封装结构及制造方法|
    US11114745B2|2019-09-30|2021-09-07|Taiwan Semiconductor Manufacturing Co., Ltd.|Antenna package for signal transmission|
    DE102019134673A1|2019-09-30|2021-04-01|Taiwan Semiconductor Manufacturing Co. Ltd.|Antennen-package zur signalübertragung|
    CN111900155A|2020-08-19|2020-11-06|上海先方半导体有限公司|模块化封装结构及方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/101,874|US8759950B2|2011-05-05|2011-05-05|Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same|
    [返回顶部]